2025年8月25日

　現代のデジタル社会を支える半導体。なかでもＡＩや自動運転といった分野のさらなる発展に不可欠なのが、線幅数ナノメートルの先端製品だ。ラピダスは２０２７年に２ナノ世代のロジック半導体量産を目指しており先月、試作品を完成させた。日本政府は３０年度までにＡＩ・半導体支援に１０兆円を投じる方針を決定。周回遅れの日本が世界のトップ集団に追いつく―この冒険的な試みを成功させるには、公的支援だけでなくあらゆる知識と技術を総動員する必要がある。とくに日本企業が強みを持つ、材料の知見が重要な役割を果たす。注目の先端半導体技術を紹介する。



　半導体工場では極めて微細なパターニングに対応するため、開口数（ＮＡ）が高いＥＵＶ露光装置の導入が想定される。開口数とはレンズの集光効率の指標で、値が大きいほど明るく、より小さな範囲に焦点を合わせられる。現行装置はＮＡ０・３３だが、２ナノ世代以降ではＮＡ０・５５に拡大した技術の導入が始まる。

　フォトマスクは大型化が焦点となっている。高ＮＡ露光装置ではＥＵＶ光がマスクに斜めに当たるため、現行の縮小倍率では回折光をとらえにくくパターン精度が低下する。こうした課題に対し、縦方向の縮小倍率だけを倍にした「アナモルフィック方式」が導入されるが、露光エリアが半減してしまう。画像処理装置（ＧＰＵ）など大型ダイに対応するため、マスク自体の大型化や２枚つなぎ合わせて露光面積を拡大する「ステッチング」といった方式が検討されている。　フォトマスクの保護カバー（ペリクル）は、わずかながら光を吸収するため、繰り返し使用すると透過率が低下する。また、局所的に１０００度Ｃ近くまで昇温したり、真空引きによる応力を受けたりするため、高い耐熱性と強度が必要だ。こうした要件を満たす素材としてカーボンナノチューブ（ＣＮＴ）を使った新たな製品の開発が進められている。

　装置技術と並行して、材料でも高解像度対応がカギになる。次世代のフォトレジストと目されているのが、メタルレジストだ。ハフニウム、スズ、亜鉛などのナノ粒子を有機化合物で表面修飾した材料で、従来の化学増幅型レジストに比べ、ＥＵＶ光を吸収しやすい。機械的強度も高いため、現像やエッチング時のパターン崩壊を抑制できるとされる。

　ウエハー上に樹脂を塗布し、微細なパターンを刻み込んだ型をスタンプのように押しつけて回路を形成するナノインプリントリソグラフィの技術開発も進む。キヤノンが５ナノメートル向け投影露光装置と同等の最小線幅１４ナノメートルに対応した装置を開発。消費電力がＥＵＶの約１０分の１と、グリーン化に寄与する技術としても期待されている。



　数ナノメートルの制御が要求される先端ロジックでは、原子レベルでエッチングするＡＬＥ（原子層エッチング）が有望な技術だ。ＡＬＥはドライエッチングの一種で、プラズマなどで反応活性種を供給し薄膜を改質、続いて熱や紫外線などのエネルギーを加えて改質層を１原子層ずつ除去するプロセスである。高い選択性を実現できる反面、処理時間が長いという課題がある。

　また、極低温下で加工を行う「クライオエッチング」も注目されている。極低温環境のため、化学反応が遅く高精度かつ欠損を抑えて加工できるうえ、処理速度も速い。高アスペクト比を実現できることから、数百層～１０００層の３ＤＮＡＮＤメモリーへの採用が期待されるが、ロジックなどすべての半導体に応用できる可能性がある。



　半導体の微細化にともなって、回路構造はますます脆弱になり、薬液や水を使うウェット洗浄だと表面張力でパターンが倒壊することがある。そこでガスを用いた化学的気相洗浄、プラズマ洗浄、極低温エアロゾルスプレー洗浄、超臨界流体洗浄などドライ洗浄の実用化が模索されている。配線材料では、タングステンや銅に加え、コバルトも使われるようになっており、金属を選択的にクリーニングする要求も増えていく。



　成膜工程では、化学的気相成長（ＣＶＤ）の一種である原子層堆積（ＡＬＤ）が不可欠な技術になる。ＡＬＤは前駆体ガスと反応ガスを交互に投入して原子レベルの薄膜を１層ずつ形成する。高度な膜厚の制御が可能で、高アスペクト比構造やナノワイヤーにも対応できるなど優れた点が多い。その反面、膜成長時間や前駆体の種類の制約といった課題がある。歩留まり改善のため、こうした欠点の克服が急がれている。



　数ナノメートルの精密な平坦化が求められる先端半導体製造において、化学機械研磨（ＣＭＰ）も高い水準が求められる。研磨材となるスラリーは重要な要素であり、粒子径１０ナノメートルの超高純度のコロイダルシリカを採用したものや、低欠損で高速研磨できるセリア系など次世代プロセス向け製品の開発が進んでいる。



　半導体プロセスの前工程は微細化がさらに進展する。２年に集積度が２倍になる「ムーアの法則」を推し進め、テクノロジー・ノード（世代）はナノからオングストローム（０・１ナノメートル）へと変わる。トランジスタは３次元構造へと進化し、チップ面積の縮小と集積度の向上が図られている。２ナノ世代ではナノシートのチャネルの周囲にゲート電極を形成するＧＡＡ（ゲート・オール・アラウンド）が導入される。こうした超微細回路を実現するには、各工程のさらなる革新が求められる。

　次世代トランジスタに使用されるナノシートの候補として２次元（２Ｄ）材料がある。２Ｄ材料とは原子が水平方向に結合した物質で、厚さが原子数個分と極めて薄い。２Ｄ材料をチャネルに採用することで、移動度を維持しつつ短チャンネル効果が起きにくいＭＯＳＦＥＴを作成できるとして期待されている。モリブデン二硫化物（ＭｏＳ２）、タングステン二硫化物（ＷＳ２）などの遷移金属ジカルコゲナイド（ＴＭＤＣｓ）を使った材料の開発と検証が進んでいる。



　これまで電気伝導度が高い銅配線が主流だったが、微細化にともない配線抵抗の増大やエレクトロマイグレーションによる信頼性が低下する問題が出てきた。そこで高い耐久性とスケーリング性を備えたコバルトやルテニウムといった新材料が注目されている。また、配線間の寄生容量を低減するために、低誘電率（Ｌｏｗ－ｋ）材料やエアギャップ構造の導入も進んでおり、配線遅延や消費電力の抑制に貢献している。



　半導体の電源供給効率を向上させる技術として「裏面電源供給網（バックサイド・パワー・デリバリー・ネットワーク、ＢＳＰＤＮ）」の開発が進められている。従来の配線では電源ラインがチップ上部にあり、信号配線との競合が発生していたが、同技術を用いることで、電源をチップ背面から供給できるようになる。それにより、トランジスタの密度増加やＩＲドロップ（電圧降下）抑制が期待できる。ウエハーの形状複雑化は洗浄などプロセス数増大にもつながり、化学・素材メーカーの役割も拡大する。