台湾積体電路製造（ＴＳＭＣ）は今年中に高雄で２ナノメートルプロセスの最先端チップの製造を始める。すでにインテルが今秋からアリゾナの新工場で２ナノメートル級のパソコン向け半導体の生産を始めており、サムスン電子も今年中に２ナノメートル級の量産に乗り出す計画。２０１８年に初めて１ケタの７ナノメートル級の量産が始まり、以降は２０年に５ナノメートル級、２２年に３ナノメートル級と発展し、最先端半導体はついに２ナノメートル級の世界に突入する。

　＜高い歩留まり強み＞

　ライバルが微細化で肩を並べたり、最先端技術の導入で先行したりしても常に業界をリードしてきたのはＴＳＭＣだ。強みの源泉は歩留まりの高さにある。今回の２ナノメートル級においても「ＴＳＭＣが競合よりも高い歩留まり率を誇る」というのが業界関係者の見立てだ。

　ＴＳＭＣの２ナノメートル級の中身をみると、トランジスタ構造は従来のＦｉｎＦＥＴに代わって初めてＧＡＡ（ゲート・オール・アラウンド）ナノシートを採用。３ナノメートルプロセスに比べ、１５％の性能向上、３０％の電力効率向上を実現する。サムスン電子は３ナノメートルプロセスからＧＡＡを採用しており、インテルも２ナノでＧＡＡと世界初の裏面電源供給網（ＢＳＰＤＮ）を採用する。

　このようにＧＡＡやＢＳＰＤＮといった次世代技術の導入は、競合が先行する。裏を返せば、ＴＳＭＣは従来プロセスの適用で高度なスケーリングを実現できる技術力を持ち、使い慣れたプロセスだからこそ高い歩留まりを維持できるといえる。ＴＳＭＣも２６年に量産予定の１・６ナノメートルプロセスでＢＳＰＤＮを導入し、チップのさらなる性能向上を図る。

　＜広がる世界供給網＞

　国家安全保障の観点から各地でサプライチェーンの形成が進み、ＴＳＭＣの海外工場もここ数年で一気に広まった。日本はＴＳＭＣの誘致で先端半導体工場の国内生産に乗り出し、続いてラピダスを立ち上げ、自国で２ナノメートルプロセスの確立を目指す２段構えの戦略を掲げる。ＴＳＭＣは２４年末から１２～２８ナノメートルプロセスを手がける熊本第１工場（熊本県菊陽町）を稼働させており、２７年１２月の稼働予定で第２工場の建設がこのほど始まった。第２工場では６ナノメートル級を生産する計画だ。

　ＴＳＭＣの米国工場は、さらに微細なチップを製造する。アリゾナの第１工場は４ナノメートル級を生産しており、２７年ごろの稼働予定で３ナノメートル級を手がける第２工場の建設が進む。今年、第３工場にも着工し、２８年以降に２ナノメートル以下の生産にも乗り出す。

　２８年以降、米国で２ナノメートルや１・６ナノメートルの生産が始まるころ、台湾側は１・４ナノメートルプロセスの量産に入っている可能性が高い。本拠地の台湾と海外工場でプロセスノードの差は徐々に縮まっているが、並ぶことはないだろう。今年、台湾で産業イノベーション法の改正案が可決されたためだ。ＴＳＭＣが海外工場を建設する場合、台湾と同じ最新プロセス技術の導入を認めず、１世代前までの技術に限定するという内容で、最先端技術はあくまでも台湾国内にとどめ、技術流出を防ぐのが目的だ。

　とはいえ、米国という立地で台湾に近い最先端のプロセスノードを製造できる意義は大きい。エヌビディアやアップル、アドバンスト・マイクロ・デバイセズ（ＡＭＤ）といったユーザーとなるファブレスメーカーが米国に集積しており、設計から前工程まで米国でサプライチェーンが完結することになる。トランプ関税の影響もあり、米国生産の機運はますます高まっている状況だ。

　ＴＳＭＣは今春、米国での追加投資を発表し、新たに３つの前工程工場、２つの先進パッケージング工場、１つの研究開発センターを建設する意向を示した。前工程工場は計６拠点となり、米国内のサプライチェーンは先端パッケージの後工程までつながり、一貫体制がさらに強化される。

　欧州に目を向けると、ドイツでドレスデン工場の建設が進む。２７年末までに完成する見込みで、日本の熊本工場と同じように１２～２８ナノメートルプロセスから生産を始める見通し。主に自動車や産業向けの半導体を手がける。

　＜先端後工程も独走＞

　前工程技術を用いる後工程の先端パッケージング領域もＴＳＭＣが市場をリードする。足元の先端パッケージはインターポーザー上に複数のチップを集積するチップレットが主流。最短距離で複数のチップを密に接続することで性能向上や低消費電力を実現できる。

　ただ、チップが縦横に密に並ぶため、熱マネジメントの問題が大きくなり、インターポーザーの大型化にともなってパッケージ基板全体のソリ抑制も求められるようになった。インターポーザーは３００ミリメートルのシリコンウエハーから生産するため、シリコンインターポーザーが大型化するほど取れ数が減り、生産効率も落ちてしまう。

　インターポーザーに関しては大きく２つの方向で開発が進む。一つはパネルレベルのインターポーザー技術。現在はウエハーレベルのパッケージ技術「チップオンウエハーオンサブストレート（ＣｏＷｏＳ）」が用いられているが、角型の大型パネルレベルでパッケージングする「チップオンパネルオンサブストレート（ＣｏＰｏＳ）」を採用し、生産効率を高める。インターポーザーは有機の絶縁膜が用いられ、２８～２９年ごろの量産が見込まれる。

　もう一つはシリコンウエハーからシリコンインターポーザーを複数切り取って使用するのではなく、１枚のシリコンウエハー上にパッケージングする「システムオンウエハー（ＳｏＷ）」技術だ。１００個以上のチップを搭載できるケタ違いのチップレット集積技術で、現行比４０倍以上の高性能化を実現できるという。次世代のＡＩサーバーがターゲットで２７年までの量産目標を掲げる。

　「光電融合」も先端パッケージのキーワードの一つ。光電融合は電気信号に低消費電力かつ高速大容量通信の光信号を組み合わせ、データ通信の高速化と省エネルギー化を実現する技術。ＴＳＭＣは同分野でも業界をリードし、独自の光エンジン「ＣＯＵＰＥ（クープ）」を手がける。電気回路部分と光回路部分をハイブリッド接合で接続しており、高速伝送と低消費電力を両立する。光エンジンと光ファイバーの間はシリコン系の光導波路が用いられる見込みだ。